Работим за възстановяване на приложението Unionpedia в Google Play Store
ИзходящIncoming
🌟Упростихме нашия дизайн за по-добра навигация!
Instagram Facebook X LinkedIn

РИСК архитектура

Index РИСК архитектура

Диаграма на процесора RISC RISC (Reduced Instruction Set Computing; буквално изчисление с ограничен набор от инструкции) е подход в дизайна на процесора, който се фокусира върху набора от инструкции на процесора, но понятието говори също и за други характеристики на дизайна на процесора, в допълнение към набора от команди.

Съдържание

  1. 6 отношения: RISC, SPARC, Асемблерен език, Набор от инструкции, Тактов сигнал, Микроконтролер.

RISC

#виж РИСК архитектура.

Виж РИСК архитектура и RISC

SPARC

SPARC (Scalable Processor Architecture, SPARC) – е РИСК архитектура, разработена през 1985 година от Sun Microsystems.

Виж РИСК архитектура и SPARC

Асемблерен език

Асемблерен език е език за програмиране от ниско ниво, който е свързан с конкретен процесор и не може да бъде пренесен без значителни изменения към машина с различна компютърна архитектура и набор от инструкции.

Виж РИСК архитектура и Асемблерен език

Набор от инструкции

Набор от инструкции е наборът от основни инструкции, предназначени за процесора.

Виж РИСК архитектура и Набор от инструкции

Тактов сигнал

Тактовият сигнал се използва за синхронизиране работата на компонентите в една синхронна електронна схема.

Виж РИСК архитектура и Тактов сигнал

Микроконтролер

Микроконтролер Intel 8742 – процесор с тактова честота 12 MHz, 128 байта оперативна памет, 2048 байта EPROM и входно-изходни устройства, обединени в един чип Два микроконтролера Atmega32 на компанията Amtel.

Виж РИСК архитектура и Микроконтролер